복잡성이 충분한 대부분의 집적 회로는 클럭 신호를 사용하여 회로의 다른 부분을 동기화하여 최악의 경우 내부 전파 지연보다 느린 속도로 순환합니다. 경우에 따라 예측 가능한 작업을 수행하려면 둘 이상의 클럭 사이클이 필요합니다. 더 복잡 해짐에 따라 모든 회로에 정확하고 동기화 된 클럭을 공급하는 문제는 점점 더 어려워지고 있습니다. 이러한 복잡한 칩의 탁월한 예는 수정 발진기의 시계에 의존하는 현대 컴퓨터의 중심 구성 요소 인 마이크로 프로세서입니다. 유일한 예외는 다음과 같은 비동기 회로입니다.
클럭 신호는 게이트될 수도 있고,즉 회로의 특정 부분에 대해 클럭 신호를 활성화 또는 비활성화하는 제어 신호와 결합될 수도 있다. 이 기술은 사용하지 않을 때 디지털 회로의 일부를 효과적으로 차단하여 전력을 절약하는 데 자주 사용되지만 타이밍 분석의 복잡성이 증가합니다.
단상 클럭편집
대부분의 최신 동기 회로는”단상 클럭”만 사용합니다.
2 상 클럭에디트
동기 회로에서”2 상 클럭”은 각각 겹치지 않는 펄스가있는 2 개의 와이어에 분산 된 클럭 신호를 나타냅니다. 전통적으로 하나의 와이어는”1 단계”또는”1 단계”라고하며,다른 와이어는”2 단계”또는”2 단계”신호를 전달합니다. 두 위상이 겹치지 않도록 보장되기 때문에 에지 트리거 플립 플롭이 아닌 게이트 래치를 사용하여 한 위상의 래치에 대한 입력이 다른 위상의 래치로부터의 출력에만 의존하는 한 상태 정보를 저장할 수 있습니다. 게이트 래치는 에지 트리거 플립 플롭에 대해 4 개의 게이트 대 6 개의 게이트 만 사용하기 때문에 2 상 클럭은 전체 게이트 수가 더 작은 디자인으로 이어질 수 있지만 일반적으로 설계 난이도 및 성능에 약간의 페널티가 있습니다.
일반적으로 1970 년대에 듀얼 클럭 신호(2 상 클럭)를 사용했다. 이들은 6800 및 8080 마이크로 프로세서 모두에 대해 외부에서 생성되었습니다. 차세대 마이크로 프로세서는 클럭 생성을 칩에 통합했습니다. 8080 은 2 메가 헤르츠 클럭을 사용하지만 처리 처리량은 1 메가 헤르츠 6800 과 유사합니다. 8080 은 프로세서 명령을 실행하기 위해 더 많은 클럭 사이클이 필요합니다. 6800 최소 클럭 속도 100 키로헤르쯔 및 8080 최소 클럭 속도 500 키로헤르쯔. 두 마이크로 프로세서의 고속 버전은 1976 년에 출시되었습니다.
6501 에는 외부 2 상 클럭 생성기가 필요합니다.모스 테크놀로지 6502 는 내부적으로 동일한 2 상 로직을 사용하지만 2 상 클럭 생성기를 온칩으로 포함하므로 단일 위상 클럭 입력 만 필요하므로 시스템 설계가 단순화됩니다.
4 상 클럭편집
일부 초기 집적 회로는 4 상 논리를 사용하여 4 개의 분리된 비중첩 클럭 신호로 구성된 4 상 클럭 입력이 필요합니다.이것은 특히 초기 마이크로프로세서들 사이에서 흔히 볼 수 있는 것으로,예를 들면,내셔널 세미컨덕터 임프-16,텍사스 인스트루먼트,그리고 12 월 11 일에 사용된 웨스턴 디지털 16 칩셋이다.
4 상 클럭은 다음과 같은 최신 프로세서에서만 거의 사용되지 않았습니다. 그리고 본질적으로 빠른 14 기술. 대부분의 최신 마이크로 프로세서 및 마이크로 컨트롤러는 단상 클럭을 사용합니다.
클럭 멀티플라이어편집
현대의 많은 마이크로컴퓨터들은 낮은 주파수의 외부 클럭을 마이크로프로세서의 적절한 클럭 레이트에 곱하는”클럭 멀티플라이어”를 사용한다. 이는 외부 요인(예:메모리 또는 입력/출력)을 기다릴 필요가 없는 상황에서 성능 향상을 제공합니다.
동적 주파수 변경편집
디지털 장치의 대부분은 고정,상수에서 클럭을 필요로하지 않습니다 frequency.As 최소 및 최대 클럭 기간이 존중되는 한 클럭 에지 사이의 시간은 한 가장자리에서 다음 가장자리로 그리고 다시 크게 다를 수 있습니다.이러한 디지털 장치는 확산 스펙트럼 클럭 생성,동적 주파수 스케일링 등과 같이 주파수를 동적으로 변경하는 클럭 생성기와 잘 작동합니다.정적 논리를 사용하는 장치는 최대 클럭 기간(또는 다른 말로,최소 클럭 주파수)도 갖지 않으며,이러한 장치는 느려지고 무기한 일시 중지 된 다음 나중에 전체 클럭 속도로 재개 될 수 있습니다.