十分な複雑さを持つほとんどの集積回路(Ic)は、回路の異なる部分を同期させるためにクロック信号を使用し、最悪の場合の内部伝搬遅延 場合によっては、予測可能なアクションを実行するために複数のクロックサイクルが必要になります。 Icがより複雑になるにつれて、すべての回路に正確で同期化されたクロックを供給するという問題はますます困難になります。 このような複雑なチップの顕著な例は、水晶発振器からの時計に依存する現代のコンピュータの中心的な構成要素であるマイクロプロセッサです。 唯一の例外は、非同期Cpuなどの非同期回路です。
クロック信号は、回路の特定の部分のクロック信号を有効または無効にする制御信号と組み合わせてゲート化することもできます。 この手法は、デジタル回路の一部が使用されていないときに効果的にシャットダウンすることによって電力を節約するためによく使用されますが、
単相クロックedit
現代のほとんどの同期回路は”単相クロック”のみを使用します。
二相クロック
同期回路では、”二相クロック”とは、2本のワイヤに分配されたクロック信号を指し、それぞれが重なり合っていないパルスを持つ。 伝統的に、一方のワイヤは「位相1」または「φ1」と呼ばれ、他方のワイヤは「位相2」または「φ2」信号を運ぶ。 2つのフェーズは重複しないことが保証されているため、一方のフェーズのラッチへの入力が他方のフェーズのラッチからの出力にのみ依存する限り、エッジトリガードフリップフロップではなくゲートラッチを使用して状態情報を格納することができます。 ゲートラッチはエッジトリガフリップフロップには4つのゲートと6つのゲートしか使用しないため、2相クロックは全体的なゲート数が少ない設計につながる可能性がありますが、通常は設計の難しさと性能にはいくらかのペナルティがあります。
MOS Icは通常、1970年代にデュアルクロック信号（二相クロック）を使用していました。 これらは6800と8080の両方のマイクロプロセッサのために外部から生成されました。 次世代のマイクロプロセッサは、クロック生成をチップ上に組み込んだ。 8080は2MHzクロックを使用しますが、処理スループットは1MHz6800に似ています。 8080はプロセッサ命令を実行するためにより多くのクロックサイクルを必要とする。 6800に100つのkHzの最低のクロック-レートがあり、8080に500のkHzの最低のクロック-レートがある。 両方のマイクロプロセッサの高速バージョンは1976年までにリリースされた。
6501には外付けの2相クロック発生器が必要です。MOSの技術6502は同じ2段階の論理を内部的に使用するが、またオン破片二相時計発生器を含んでいる、従ってシステム設計を簡単にする単相時計の入
4相clockEdit
初期の集積回路の中には、四つの独立した重複しないクロック信号からなる四相クロック入力を必要とする四相ロジックを使用しているものがある。これはナショナルセミコンダクター IMP-16、テキサス・インスツルメンツTMS9900、Dec LSI-11で使用されているWestern Digital WD16チップセットなどの初期のマイクロプロセッサでは特に一般的であった。
四つの位相クロックは、DEC WRLマルチタンマイクロプロセッサのような新しいCMOSプロセッサではめったに使用されていません。 の高速化技術では、 最新のマイクロプロセッサやマイクロコントローラのほとんどは、単相クロックを使用しています。
Clock multiplierEdit
現代のマイクロコンピュータの多くは、より低い周波数の外部クロックをマイクロプロセッサの適切なクロックレートに乗算する”clock multiplier”を使用しています。 これにより、CPUは他のコンピュータよりもはるかに高い周波数で動作することができ、CPUが外部要因（メモリや入出力など）を待つ必要がない状況でパフォーマ
ダイナミック周波数変更
大部分のデジタル機器は、固定された一定のクロックを必要としませんfrequency.As 最小クロック期間と最大クロック期間が尊重されている限り、クロックエッジ間の時間は、あるエッジから次のエッジに大きく変化し、再び戻ることがこのようなデジタルデバイスは、スペクトラム拡散クロック生成、動的周波数スケーリングなど、周波数を動的に変更するクロックジェネレータと同様に機能します。静的ロジックを使用するデバイスは、最大クロック周期（つまり最小クロック周波数）を持たず、そのようなデバイスは無期限に減速して一時停止し、後