La maggior parte dei circuiti integrati (CI) di complessità sufficiente utilizza un segnale di clock per sincronizzare diverse parti del circuito, pedalando ad una velocità più lenta rispetto ai ritardi di propagazione interna nel peggiore dei casi. In alcuni casi, è necessario più di un ciclo di clock per eseguire un’azione prevedibile. Man mano che i circuiti integrati diventano più complessi, il problema di fornire orologi precisi e sincronizzati a tutti i circuiti diventa sempre più difficile. L’esempio preminente di tali chip complessi è il microprocessore, il componente centrale dei computer moderni, che si basa su un orologio da un oscillatore a cristallo. Le uniche eccezioni sono i circuiti asincroni come le CPU asincrone.
Un segnale di clock potrebbe anche essere gated, cioè, combinato con un segnale di controllo che abilita o disabilita il segnale di clock per una certa parte di un circuito. Questa tecnica viene spesso utilizzata per risparmiare energia spegnendo efficacemente porzioni di un circuito digitale quando non sono in uso, ma ha un costo di maggiore complessità nell’analisi dei tempi.
Orologio monofaseedit
La maggior parte dei circuiti sincroni moderni utilizza solo un “orologio monofase” – in altre parole, tutti i segnali di clock vengono trasmessi (efficacemente) su 1 filo.
Orologio bifaseedit
Nei circuiti sincroni, un “orologio bifase” si riferisce ai segnali di clock distribuiti su 2 fili, ciascuno con impulsi non sovrapposti. Tradizionalmente un filo è chiamato “fase 1” o “φ1”, l’altro filo porta il segnale “fase 2” o “φ2”. Poiché le due fasi sono garantite non sovrapposte, i fermi gated piuttosto che le infradito edge-triggered possono essere utilizzati per memorizzare le informazioni sullo stato a condizione che gli ingressi ai fermi su una fase dipendano solo dalle uscite dei fermi sull’altra fase. Poiché un fermo gated utilizza solo quattro porte contro sei porte per un flip-flop edge-triggered, un orologio a due fasi può portare a un design con un numero complessivo di gate più piccolo, ma di solito a qualche penalità in difficoltà di progettazione e prestazioni.
MOS ICS tipicamente utilizzato segnali dual clock (un orologio a due fasi) nel 1970. Questi sono stati generati esternamente per entrambi i microprocessori 6800 e 8080. La prossima generazione di microprocessori incorporò la generazione di clock su chip. L ‘ 8080 utilizza un clock a 2 MHz, ma il throughput di elaborazione è simile al 1 MHz 6800. L ‘ 8080 richiede più cicli di clock per eseguire un’istruzione del processore. Il 6800 ha una frequenza di clock minima di 100 kHz e l ‘ 8080 ha una frequenza di clock minima di 500 kHz. Versioni ad alta velocità di entrambi i microprocessori furono rilasciate entro il 1976.
Il 6501 richiede un generatore di clock esterno a 2 fasi.La tecnologia MOS 6502 utilizza internamente la stessa logica a 2 fasi, ma include anche un generatore di clock a due fasi su chip, quindi richiede solo un ingresso di clock monofase, semplificando la progettazione del sistema.
4-phase clockEdit
Alcuni primi circuiti integrati utilizzano la logica a quattro fasi, richiedendo un ingresso di clock a quattro fasi costituito da quattro segnali di clock separati, non sovrapposti.Questo era particolarmente comune tra i primi microprocessori come il National Semiconductor IMP-16, Texas Instruments TMS9900 e il chipset Western Digital WD16 utilizzato nel DEC LSI-11.
Gli orologi a quattro fasi sono stati usati solo raramente nei processori CMOS più recenti come il microprocessore MULTITAN DEC WRL. e nella tecnologia Fast14 di Intrinsity. La maggior parte dei microprocessori e dei microcontrollori moderni utilizza un orologio monofase.
Moltiplicatore di orologioedit
Molti microcomputer moderni utilizzano un “moltiplicatore di clock” che moltiplica un clock esterno a frequenza inferiore alla frequenza di clock appropriata del microprocessore. Ciò consente alla CPU di funzionare a una frequenza molto più elevata rispetto al resto del computer, il che consente guadagni di prestazioni in situazioni in cui la CPU non ha bisogno di attendere un fattore esterno (come memoria o input/output).
Cambio di frequenza dinamicamodifica
La stragrande maggioranza dei dispositivi digitali non richiede un orologio fisso, costante frequency.As finché vengono rispettati i periodi di clock minimo e massimo, il tempo tra i bordi dell’orologio può variare ampiamente da un bordo all’altro e viceversa.Tali dispositivi digitali funzionano altrettanto bene con un generatore di clock che cambia dinamicamente la sua frequenza, come la generazione di clock a spettro diffuso, il ridimensionamento dinamico della frequenza, ecc.I dispositivi che utilizzano la logica statica non hanno nemmeno un periodo di clock massimo( o in altre parole, una frequenza di clock minima); tali dispositivi possono essere rallentati e messi in pausa indefinitamente, quindi ripresi a piena velocità di clock in qualsiasi momento successivo.