i digital elektronisk design En clock domain crossing (CDC), eller helt enkelt klocka crossing, är genomgången av en signal i en synkron digital krets från en klocka domän till en annan. Om en signal inte hävdar tillräckligt länge och inte är registrerad kan den verka asynkron på den inkommande klockgränsen.
ett synkronsystem består av en enda elektronisk oscillator som genererar en klocksignal och dess klockdomän—minneselementen som klockas direkt av den signalen från den oscillatorn och kombinationslogiken kopplad till utgångarna från dessa minneselement.
på grund av hastighet-of-light förseningar, timing skev, etc., storleken på en klockdomän i ett sådant synkronsystem är omvänt proportionellt mot klockans frekvens. I tidiga datorer sprang vanligtvis all digital logik i en enda klockdomän. På grund av överföringsledningsförlust och distorsion är det svårt att bära digitala signaler över 66 MHz på vanliga PCB-spår (klocksignalen är den högsta frekvensen i ett synkront digitalt system), processorer som går snabbare än den hastigheten är alltid processorer med en enda chip med en faslåst slinga (PLL) eller annan oscillator på chip, vilket håller de snabbaste signalerna på chip. Först sprang varje CPU-chip i sin egen enda klockdomän, och resten av datorns digitala logik sprang i en annan långsammare klockdomän. Några moderna processorer har en så hög hastighet klocka, att designers tvingas skapa flera olika klockdomäner på ett enda CPU-chip.
olika klockdomäner har klockor som har en annan frekvens, en annan fas (på grund av antingen olika klocklatens eller en annan klockkälla) eller båda. Hur som helst kan förhållandet mellan klockkanterna i de två domänerna inte åberopas.
synkronisera en enda bitsignal till en klockdomän med högre frekvens kan åstadkommas genom att registrera signalen genom en flip-flop som klockas av källdomänen, vilket håller signalen tillräckligt länge för att detekteras av den högre frekvensklockade destinationsdomänen.
för att undvika problem med metastabilitet i destinationsdomänen ingår minst 2 steg av omsynkronisering flip-flops i destinationsdomänen.
att synkronisera en enda bitsignal som passerar in i klockdomänen med en långsammare frekvens är mer besvärlig. Detta kräver vanligtvis ett register i varje klockdomän med en form av feedback från destinationsdomänen till källdomänen, vilket indikerar att signalen detekterades.
i vissa fall kan klockgrindning resultera i två klockdomäner där den ”långsammare” domänen ändras från en sekund till nästa.