I digital elektronisk design en klokke domene krysset (CDC), eller bare klokke krysset, er traversering av et signal i en synkron digital krets fra en klokke domene til en annen. Hvis et signal ikke hevder lenge nok og ikke er registrert, kan det virke asynkront på innkommende klokkegrense.
et synkront system består av en enkelt elektronisk oscillator som genererer et klokkesignal og dets klokkedomene-minneelementene direkte klokket av det signalet fra den oscillatoren, og kombinasjonslogikken knyttet til utgangene til disse minneelementene.
på grunn av hastighetsforsinkelser, timing skew, etc., er størrelsen på et klokkdomene i et slikt synkront system omvendt proporsjonalt med klokkefrekvensen. I tidlige datamaskiner kjørte vanligvis all digital logikk i et enkelt klokkedomene. På grunn av overføringslinjetap og forvrengning er det vanskelig å bære digitale signaler over 66 MHz på standard PCB-spor( klokkesignalet er den høyeste frekvensen i et synkront digitalt system), Cpuer som kjører raskere enn den hastigheten, er alltid single-chip Cpuer med en faselåst sløyfe (PLL) eller annen on-chip oscillator, og holder de raskeste signalene på brikken. I begynnelsen kjørte HVER CPU-chip i sitt eget enkeltklokkedomene, og resten av den digitale logikken til datamaskinen kjørte i et annet langsommere klokkedomene. Noen moderne Cpuer har en så høy hastighet klokke, at designere er tvunget til å lage flere forskjellige klokke domener på en ENKELT CPU chip.
Forskjellige klokkedomener har klokker som har en annen frekvens, en annen fase (på grunn av enten forskjellig klokkeforsinkelse eller en annen klokkekilde), eller begge deler. Uansett kan forholdet mellom klokkekantene i de to domenene ikke stole på.
Synkronisering av et enkeltbitsignal til et klokkedomene med høyere frekvens kan oppnås ved å registrere signalet gjennom en flip-flop som er klokket av kildedomenet, og dermed holde signalet lenge nok til å bli oppdaget av det høyere frekvensklokkede destinasjonsdomenet.
for å unngå problemer med metastabilitet i måldomenet, er minst 2 stadier av re-synkronisering flip-flops inkludert i måldomenet.
Synkronisering av et enkeltbitsignal som krysser inn i klokkedomene med en langsommere frekvens er mer tungvint. Dette krever vanligvis et register i hvert klokkedomene med en form for tilbakemelding fra måldomenet til kildedomenet, noe som indikerer at signalet ble oppdaget.
i noen tilfeller kan klokke gating resultere i to klokke domener der» tregere » domenet endres fra ett sekund til neste.